Altera公司发布具有第二代模型综合技术的DSP Builder工具8.0。该技术使DSP设计人员第一次能够自动生成基于高级Simulink设计描述的时序优化RTL代码。借助这一新的DSP Builder，设计人员在几分钟内就可以实现接近峰值FPGA性能的高性能设计。和手动优化HDL代码需要数小时甚至数天时间相比，这大大提高了效能。

设计无线基站多载波、多天线RF处理等实际应用中的多通道信号处理数据通路时，新的DSP Builder第二代综合技术极大地提高了效能。DSP Builder工具自动加入流水线级和寄存器，通过时分复用生成高度优化的功能设计，例如数字上变频(DUC)、下变频(DDC)、峰值因子抑制(CFR)和数字预失真(DPD)等。这大大提高了效能，使用户能够迅速完成系统级设计，针对载波带宽、载波数、天线和分区变化轻松调整设计。DSP Builder 8.0提供了多天线、多载波WiMAX和WCDMA DUC设计实例，以及DDC设计等。

Altera软件、嵌入式和DSP市场总监Chris Balough表示，“Altera一直在为FPGA设计效能设置标准，包括高性能DSP设计。DSP Builder 8.0中包含的创新综合技术实现了时序推动的FPGA实施环境，帮助设计人员通过简单的点击获得他们需要的系统性能——效能提高了一个数量级。”

和Altera Quartus® II设计软件一起使用，现在就可以购买DSP Builder 8.0。