繁体中文
高级搜索
 
首页 | 电子技术应用 | 行业最新动态 | 行业最新产品 | 软件资料下载 | 电路图纸欣赏 | 博客文章精选 | 电子精品论坛 | 电子技术贴吧

当前位置:首页 >> 博客文章精选 >> EDA与PLD---博客 >> UltraEdit在建立Verilog环境
UltraEdit在建立Verilog环境
作者:   来源: 发表时间:2006-12-30  字号:  

UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、ASCII码,可以取代记事本,内建英文单字检查、C 及 VB 指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器,但它并不直接支持HDL。

在网上查了资料后,自定义了一个Verilog的环境,现在心得总结如下:

1:下载Verilog的语法高亮文件。

即可支持相应的语言编辑,关键字将用不同色彩标出。

可以到官方网站去下载,包括上百种语法文件,我想应该都能满足大家的需要吧!

http://www.ultraedit.com/index.php?name=Content&pa=showpage&pid=40#wordfiles

2:将下载的文件打开,将里面的内容复制到WordFile.txt文件中(在UltraEdit的安装目录下),一般加在最后。

UltraEdit默认只有20种语法,将下载的文件的第一行“L20”改成你想要的序号,如L19。

3:加入折叠功能

由于Verilog HDL的块一般是以begin和end作为开始和结束的标记,其作用相当于C语言的
大括号。在wordfile.txt的对应语言中添加进如下代码即可:
/Open Fold Strings = "begin""case"
/Close Fold Strings = "end""endcase"
这里除了begin和end可以进行折叠外,另外一对case和endcase同样可以完成折叠,同样的
方法可以添加你需要的折叠标志。

4:加入自动缩进功能

同样在wordfile.txt中,有控制自动缩进的语法。所谓自动缩进就是指,输入begin回车,下一行自动加一个tab;输入end,下一行自动退回一个tab。用户可以自己添加不同的缩进词实现自动缩进。如:
/Indent Strings = "begin""case""fork" "if" "else"
/Unindent Strings = "end""endcase""join" "else"

5: 还可以加入其它一些自定义功能,如函数调用功能,大家可以自己摸索。

方便大家,做了个压缩包供大家下载。

rar

包中

verilog.txt 是加入自动缩进和折叠功能的verilog-98语法文件。已改为L19。

verilog2001 是加入自动缩进和折叠功能的verilog-2001语法文件。已改为L20

wordfile.txt 是加入verilog和veriog2001的文件,替代原安装目录下的wordfile.txt文件即可。



!注意:如果您发现此文章出现影响您的阅读的状况,请从浏览器地址栏里复制本文的链接到留言本报告给站长解决!
  • 上一篇: (转)关于ICDesign很好的文章
  • 下一篇: IBM采用自成形材料绝缘 芯片提速三分之一

  • >> 联系我们请给我们留言·留言本
    本站所有提供的信息软件资料均来自网络,版权及著作权归原作者所有,如果无意中侵犯了您的相关权利或触及法律法规,请给我们留言, 我们将在24小时内删除。
      浙ICP备05071687号  电子技术精品网