繁体中文
高级搜索
 
首页 | 电子技术应用 | 行业最新动态 | 行业最新产品 | 软件资料下载 | 电路图纸欣赏 | 博客文章精选 | 电子精品论坛 | 电子技术贴吧

当前位置:首页 >> 博客文章精选 >> 模电技术---博客 >> 模拟电路设计能低电压化到什么程度?
模拟电路设计能低电压化到什么程度?
作者:   来源: 发表时间:2006-12-21  字号:  
【日经BP社报道】在构成便携终端和数字家电心脏部位的系统LSI(SoC)领域,越来越多地采用模-数混载型LSI。然而,最近出现对模拟电路集成化的担忧:模拟电路能在电压不足1V下工作吗?然而,通过运用微细化CMOS工艺,实现低压驱动模拟电路的研究受到了业界的关注。新一代模拟电路架构已经亮相。德州仪器对运用微细化CMOS工艺很有信心。“无论是65nm还是45nm,混载模拟电路都将突飞猛进。”。
  随着微细化进程的发展,为了能用微细化工艺带来高速特性,业界提出一种提高特性的手法。其思路是,随着低电压化,模拟信号的电压动态范围也会不断降低,因此可利用时间轴,而不是电压振幅来读取信号。基于这种观点的“TDC和ADPLL”电路已经达到实用水平。试图通过将信号的测定由电压轴改为时间轴,实现一种不会受动态范围因低电压化而减小的影响。
详见http://china.nikkeibp.com.cn/china/news/semi/semi200611150107.html

!注意:如果您发现此文章出现影响您的阅读的状况,请从浏览器地址栏里复制本文的链接到留言本报告给站长解决!
  • 上一篇: TTL与CMOS电路的区别
  • 下一篇: IBM采用自成形材料绝缘 芯片提速三分之一

  • >> 联系我们请给我们留言·留言本
    本站所有提供的信息软件资料均来自网络,版权及著作权归原作者所有,如果无意中侵犯了您的相关权利或触及法律法规,请给我们留言, 我们将在24小时内删除。
      浙ICP备05071687号  电子技术精品网